机读格式显示(MARC)

• 000 01434nam0 2200373 450

• 001 0000257878

• 005 20181115082548.0

• 010 __ |a 978-7-121-33010-0 |d CNY69.00

• 100 __ |a 20180118d2018 em y0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a y z 000yy

• 106 __ |a r

• 200 1_ |a Verilog HDL数字系统设计及仿真 |9 Verilog HDL shu zi xi tong she ji ji fang zhen |b 专著 |f 于斌，黄海编著

• 205 __ |a 2版

• 210 __ |a 北京 |c 电子工业出版社 |d 2018.01

• 215 __ |a 452页 |d 26cm

• 300 __ |a 工程设计与分析系列

• 330 __ |a 本书着重从设计角度入手，每章都力求让读者掌握一种设计方法，能够利用该章知识进行完整设计，从模块的角度逐步完成对Verilog HDL语法的学习，从而在整体上掌握Verilog HDL语法。为了达到上述目的，每章都给出使用该章知识完成的实例，按照门级、数据流级、行为级、任务和函数、测试模块、可综合设计和完整实例的顺序向读者介绍Verilog HDL的语法和使用方法。

• 333 __ |a 本书适用于电子、通信、计算机和集成电路相关专业的本科生

• 606 0_ |a 硬件描述语言 |x 程序设计

• 690 __ |a TP312 |v 5

• 701 _0 |a 于斌 |9 yu bin |4 编著

• 701 _0 |a 黄海 |9 huang hai |4 编著

• 801 _0 |a CN |b 浙江省新华书店集团公司 |c 20180118

• 801 _2 |a CN |b LIY |c 20181115

• 856 4_ |u http://www.zxhsd.com/kgsm/ts/2018/01/15/4038145.shtml

• 902 __ |a cat23

• 905 __ |a SYXY |d TP312/973

• 907 __ |a SYXY |y 2016 |h |d TP312 |r CNY69.00 |e 973

• 908 __ |c 物流

• 908 __ |a 0101224919

• 908 __ |a 0000257878

• 961 __ |a 4038145