机读格式显示(MARC)

• 000 01584oam2 2200397 450

• 001 0000219505

• 005 20141205093833.0

• 010 __ |a 978-7-111-46297-2 |d CNY78.00

• 100 __ |a 20140723d2014 em y0chiy50 ea

• 101 1_ |a chi |c eng

• 102 __ |a CN |b 110000

• 105 __ |a a z 000yy

• 106 __ |a r

• 200 1_ |a 超大规模集成电路物理设计：从图分割到时序收敛 |b 专著 |f (美)Andrew B. Kahng[等]著 |g 于永斌，张徐亮，徐宁等译 |9 chao da gui mo ji cheng dian lu wu li she ji ： cong tu fen ge dao shi xu shou lian

• 210 __ |a 北京 |c 机械工业出版社 |d 2014

• 215 __ |a 12,271页 |c 图 |d 24cm

• 225 2_ |a 国际电气工程先进技术译丛

• 304 __ |a 著者还有：(德)Jens Lienig、(乌克兰)Igor L. Markov、胡谨

• 305 __ |a 由Springer授权出版

• 312 __ |a 封面英文题名：VLSI physical design:from graph partitioning to timing closure

• 330 __ |a 本书介绍和比较了用于集成电路设计中物理设计阶段的算法，从抽象的电路设计开始，直到生成几何芯片版图。重点强调必要且基本的技术，涵盖超图分割、电路布局到时序收敛。

• 461 _0 |1 001003587845

• 510 1_ |a VLSI physical design:from graph partitioning to timing closure |z eng

• 606 0_ |a 超大规模集成电路 |x 电路设计

• 606 0_ |a 超大规模集成电路

• 606 0_ |a 电路设计

• 690 __ |a TN470.2 |v 5

• 701 _0 |c (美) |a 安德鲁 |c (Andrew, B. Kahng) |4 著 |9 an de lu

• 702 _0 |a 于永斌 |4 译 |9 yu yong bin

• 702 _0 |a 张徐亮 |f (1968~) |4 译 |9 zhang xu liang

• 702 _0 |a 徐宁 |f (1968~) |4 译 |9 xu ning

• 801 _2 |a CN |b LIY |c 20141205

• 905 __ |a SYXY |d TN470.2/2

• 907 __ |a SYXY |y 2011 |h |d TN470.2 |r CNY78.00 |e 2

• 908 __ |a 0101186020

• 908 __ |a 0000219505